K8 Direct connection Architecture
2005/03/12 土 22:17
こばげん
日本AMD、モバイル向けCPU「Turion 64」を正式発表
Lancasterコア（K8 Rev,E）なのでSSE3対応のチップになります。
MTシリーズの値段は競合帯のPentium Mに比べて割安に設定されているようですが、Intelの場合はCMTプラットフォームとして別個に値段が存在しますので、微妙、というか。
nVidiaからnForce Goの新版が出ないと、とか、何らかの包括的プログラムを投入しないとマーケティング的に弱いかな、などと思いますが。
Designed forタイプでもMobile64 eco systemみたいなの緩やかな形になるでしょうが。
そうでもしないとプラットフォームレベルで各パラメータをコントロール出来るCMTに対してはなかなか。
ここでnVidiaやATiのチップセットがそれなりに意味があるのは主に二つ、1.統合グラフィックスの性能、2.プロセスルールの先端性による低消費電力が上げられます。どちらも台湾系のメーカーでは少々弱いですから。例えば統合グラフィックスではリデザインだけですぐに物理設計まで終えられる元をもっていますし、プロセスルールはPCI Express対応で顕著な問題になりましたが、先端プロセスルールを実際に（ファウンダリでの）量産で使用しているノウハウが下手をすれば2世代以上違います。ちなみにPCI Express対応の問題はx16レーンまで作り込むとなると0.18μmプロセスルールではPHYも実用にならず、0.15μm以下、主に0.13μmで生産するよう設計しなければならないというお話だったりします（あんな複雑な高速シリアル、実装コストも回路規模もPCIとは比になりません）。確か現役チップセットでも0.25μm以上の製品もかなりあったかと。特に台湾系メーカは0.13μm世代への移行がほとんど進んでいませんでしたから、（大手GPUメーカーが一年以上前苦労した）0.13μm世代への移行にかなり手間取って…まあ発表だけのチップセットが沢山でしたね。ようやくTSMCでの生産量も0.13μmが去年終わりから伸びているようなので移行はなんとかなったのでしょうが。
で、その点nVidiaとATiはすでに来た道でありまして、今は90nm量産準備に追われるぐらいで、0.13μmでの生産（IBM、TSMCとも）に支障がないので、すぐにPCI Express対応チップセットも出せましたし。実際PCI Expressの実装にかかっている回路面積は（比較したことないので推測ですが）、Intelのよりも2社の方が少ないのでは無いかと。Intelではx1の4レーンをMCHに実装せずにPCI Expressのサブセット的なDMI経由でICHと繋ぎ、ICHから出させていますが、nVidiaはワンチップですし、ATIもSouth Bridgeとの接続にフルファンクションのPCI Expressを載せています。GPUでの実装ノウハウを元にしているのでしょうか。
[9] >>
comments (0)
trackbacks (0)
<< KDDI光プラスホームのONU（GE-PON）
というわけでATI >>
[0] [top]